Next Doc

Go to Doc#

End of Result Set



L2: Entry 1 of 2 File: JPAB Dec 26, 2000

PUB-NO: JP02000357962A

DOCUMENT-IDENTIFIER: JP 2000357962 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: December 26, 2000

INVENTOR-INFORMATION:

NAME

COUNTRY

MIZUNO, HIROYUKI ISHIBASHI, KOICHIRO

NARITA, SUSUMU

ASSIGNEE-INFORMATION:

NAME COUNTRY

HITACHI LTD

APPL-NO: JP11255317

APPL-DATE: September 9, 1999

PRIORITY-DATA: 1998JP-4844 (September 9, 1998), 1999JP-8916 (April 16, 1999)

INT-CL (IPC): $\underline{\text{H03}}$ K $\underline{\text{19}}/\underline{\text{094}}$; $\underline{\text{H01}}$ L $\underline{\text{27}}/\underline{\text{04}}$; $\underline{\text{H01}}$ L $\underline{\text{21}}/\underline{\text{822}}$; $\underline{\text{H01}}$ L $\underline{\text{21}}/\underline{\text{8238}}$; $\underline{\text{H01}}$ L $\underline{\text{27}}/\underline{\text{092}}$; $\underline{\text{H03}}$ K $\underline{\text{19}}/\underline{\text{00}}$

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a semiconductor circuit device with which saves power consumption.

SOLUTION: This device is provided with a first circuit to be controlled 100, consisting of at least one MOS transistor and a substrate bias control means 102 for generating substrate bias potential of the MOS transistor and is the one of permitting a comparatively large current to flow between the drain and the source of the MOS transistor, by arranging the means 102 to be a first state and for controlling a comparatively large current to be a smaller value between the drain and the source of the MOS transistor by arranging the means 102 to be a second state. In this case, the device is controlled in such a way that value of a substrate bias to be given to the first circuit to be controlled in the second state is a voltage value which is higher than that in the first state, concerning the substrate bias of a PMOS transistor and is the voltage value which is lower for the substrate bias of an NMOS transistor and that a power source voltage to be given to the first circuit to be controlled in the second state becomes smaller than that in the first state.

COPYRIGHT: (C) 2000, JPO

Previous Doc Next Doc Go to Doc#

Previous Doc

Next Doc

Go to Doc#



L2: Entry 2 of 2 File: DWPI Aug 11, 2004

DERWENT-ACC-NO: 2000-197493

DERWENT-WEEK: 200476

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE: Semiconductor apparatus for providing high speed switching operation with low power

consumption

INVENTOR: ISHIBASHI, K; MIZUNO, H; NARITA, S

PATENT-ASSIGNEE:

ASSIGNEE CODE
HITACHI LTD HITA
ISHIBASHI K ISHII
MIZUNO H MIZUI
NARITA S NARII

PRIORITY-DATA: 1999JP-0108916 (April 16, 1999), 1998JP-0254844 (September 9, 1998)

Seemah Selected Seemah All I

		gestigii gelegien gestigi			
PATE	ENT-FAMILY:				
	PUB-NO	PUB-DATE	LANGUAGE	PAGES	MAIN-IPC
	CN 1519906 A	August 11, 2004		000	H01L021/66
	EP 986177 A2	March 15, 2000	E	037	H03K019/00
	CN 1253379 A	May 17, 2000		000	H01L027/092
	JP 2000357962 A	December 26, 2000		022	H03K019/094
	KR 2000022921 A	April 25, 2000		000	G11C005/14
	US 20020044007 A1	April 18, 2002		000	H03K003/01
	<u>US 6380798 B1</u>	April 30, 2002		000	H03K003/01
	SG 87829 A1	April 16, 2002		000	H03K019/00
	TW 453032 A	September 1, 2001		000	H03K019/00
12	US 6630857 B2	October 7, 2003		000	H03K003/01
11.5	US 20040012397 A1	January 22, 2004		000	G01R031/08

DESIGNATED-STATES: AL AT BE CH CY DE DK ES FI FR GB GR IE IT LI LT LU LV MC MK NL PT RO SE SI

APPLICATION-DATA:

PUB-NO	APPL-DATE	APPL-NO	DESCRIPTOR
CN 1519906A	September 9, 1999	1999CN-0118577	Div ex
CN 1519906A	September 9, 1999	2004CN-0004963	
EP 986177A2	September 6, 1999	1999EP-0117563	
CN 1253379A	September 9, 1999	1999CN-0118577	

JP2000357962A	September 9, 1999	1999JP-0255317	
KR2000022921A	September 4, 1999	1999KR-0037560	
US20020044007A1	September 7, 1999	1999US-0390962	Div ex
US20020044007A1	December 21, 2001	2001US-0024039	
US 6380798B1	September 7, 1999	1999US-0390962	
SG 87829A1	September 8, 1999	1999SG-0004392	
TW 453032A	August 18, 1999	1999TW-0114125	
US 6630857B2	September 7, 1999	1999US-0390962	Div ex
US 6630857B2	December 21, 2001	2001US-0024039	
US 6630857B2		US 6380798	Div ex
US20040012397A1	September 7, 1999	1999US-0390962	Div ex
US20040012397A1	December 21, 2001	2001US-0024039	Cont of
US20040012397A1	July 16, 2003	2003US-0619601	
US20040012397A1		US 6380798	Div ex
US20040012397A1		US 6630857	Cont of

INT-CL (IPC): $\underline{G01}$ \underline{R} $\underline{31/08}$; $\underline{G11}$ \underline{C} $\underline{5/14}$; $\underline{H01}$ \underline{L} $\underline{21/66}$; $\underline{H01}$ \underline{L} $\underline{21/82}$; $\underline{H01}$ \underline{L} $\underline{21/822}$; $\underline{H01}$ \underline{L} $\underline{21/8238}$; H01 L 27/04; H01 L 27/092; H03 K 3/01; H03 K 19/00; H03 K 19/094

ABSTRACTED-PUB-NO: EP 986177A

BASIC-ABSTRACT:

NOVELTY - The circuit (100) includes a PMOS transistor and an NMOS transistor. A power supply control circuit (101) supplies a power supply voltage (Vdd, Vss) to the transistors. A substrate bias control circuit (102) supplies a substrate bias voltage (Vbp, Vbn) to the transistors.

DETAILED DESCRIPTION - In a first mode, the substrate bias control circuit provides the substrate bias voltage to the transistors, and the power supply voltage control circuit provides a first power supply voltage (Vdd) and a second lower supply voltage (Vss) to the transistors.

In a second mode, the substrate bias voltage provided to the PMOS transistor is regulated to a voltage higher than that provided in the first mode. The bias voltage supplied to the NMOS transistor is regulated to a voltage lower than the bias supplied to the NMOS transistor in the first mode. The power supply voltage control circuit regulates the first power supply voltage to a value lower than the voltage supplied in the first mode. The gate oxide thicknesses of the transistors are not more than 5 nm.

USE - For high speed switching.

ADVANTAGE - Provides reduced power consumption by judicious use of biasing.

DESCRIPTION OF DRAWING(S) - The figure shows a block schematic circuit diagram of the arrangement.

Switching circuit apparatus 100

Supply voltage control 101

Substrate bias control 102 ABSTRACTED-PUB-NO:

US 6380798B

EQUIVALENT-ABSTRACTS:

NOVELTY - The circuit (100) includes a PMOS transistor and an NMOS transistor. A power supply control circuit (101) supplies a power supply voltage (Vdd, Vss) to the transistors. A substrate bias control circuit (102) supplies a substrate bias voltage (Vbp, Vbn) to the transistors.

DETAILED DESCRIPTION - In a first mode, the substrate bias control circuit provides the substrate bias voltage to the transistors, and the power supply voltage control circuit provides a first power supply voltage (Vdd) and a second lower supply voltage (Vss) to the transistors.

In a second mode, the substrate bias voltage provided to the PMOS transistor is regulated to a voltage higher than that provided in the first mode. The bias voltage supplied to the NMOS transistor is regulated to a voltage lower than the bias supplied to the NMOS transistor in the first mode. The power supply voltage control circuit regulates the first power supply voltage to a value lower than the voltage supplied in the first mode. The gate oxide thicknesses of the transistors are not more than 5 nm.

USE - For high speed switching.

ADVANTAGE - Provides reduced power consumption by judicious use of biasing.

DESCRIPTION OF DRAWING(S) - The figure shows a block schematic circuit diagram of the arrangement.

Switching circuit apparatus 100

Supply voltage control 101

Substrate bias control 102

US20020044007A

NOVELTY - The circuit (100) includes a PMOS transistor and an NMOS transistor. A power supply control circuit (101) supplies a power supply voltage (Vdd, Vss) to the transistors. A substrate bias control circuit (102) supplies a substrate bias voltage (Vbp, Vbn) to the transistors.

DETAILED DESCRIPTION - In a first mode, the substrate bias control circuit provides the substrate bias voltage to the transistors, and the power supply voltage control circuit provides a first power supply voltage (Vdd) and a second lower supply voltage (Vss) to the transistors.

In a second mode, the substrate bias voltage provided to the PMOS transistor is regulated to a voltage higher than that provided in the first mode. The bias voltage supplied to the NMOS transistor is regulated to a voltage lower than the bias supplied to the NMOS transistor in the first mode. The power supply voltage control circuit regulates the first power supply voltage to a value lower than the voltage supplied in the first mode. The gate oxide thicknesses of the transistors are not more than 5 nm.

USE - For high speed switching.

ADVANTAGE - Provides reduced power consumption by judicious use of biasing.

 ${\tt DESCRIPTION\ OF\ DRAWING(S)\ -\ The\ figure\ shows\ a\ block\ schematic\ circuit\ diagram\ of\ the\ arrangement.}$

Switching circuit apparatus 100

Supply voltage control 101

Substrate bias control 102

CHOSEN-DRAWING: Dwg.1a/19

TITLE-TERMS: SEMICONDUCTOR APPARATUS HIGH SPEED SWITCH OPERATE LOW POWER CONSUME

DERWENT-CLASS: U21

EPI-CODES: U21-C; U21-C01B; U21-C03A1;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2000-146407

Previous Doc

Next Doc

Go to Doc#

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-357962 (P2000-357962A)

(43)公開日 平成12年12月26日(2000.12.26)

(51) Int.CL.		識別記号		ΡI			รี	テーヤコート*(参考)	
H03K	19/094			HO:	3 K 19/094		D	5F038	
H01L	27/04				19/00		A	5F048	
J	21/822			H0	1 L 27/04		T	5 J O 5 6	
	21/8238				27/08		321L		
	27/092								
			審查請求	朱龍朱	曽求項の数53	OL	(全 22 頁)	最終頁に続く	
									

(21)出願番号	特顯平11-255317
(22)出鎮日	平成11年9月9日(1999.9.9)
(31) 優先権主張番号 (32) 優先日	平成10年9月9日(1998.9.9)
(33)優先權主張国	日本(JP)

(31) 優先権主張番号 特額平11-108916 (32) 優先日 平成11年4月16日(1999.4.16)

(33) 優先權主張国 日本 (JP)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河合四丁目6番地

(72)発明者 水野 弘之

東京都国分寺市東茲ケ盤一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 石橋 孝一郎

東京都国分寺市東盛ケ塩一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 100075096

弁理士 作田 康夫


最終質に絞く

(54) 【発明の名称】 半導体集積回路装置

(57)【要約】

【課題】 消費電力を低減した半導体回路装置を提供する。

【解決手段】 上記の課題を解決するために行った主な 手段は、少なくとも一つのMDSトランジスタからなる第1 の被制御回路100と、MOSトランジスタの基板バイア ス電位を発生する基板バイアス制御手段102を具備 し、基板バイアス制御手段102を第1の状態に設置す ることにより、MOSトランジスタのドレイン・ソース間 に比較的大きな電流が流れることを許容し、基板バイア ス制御手段を第2の状態に設置することにより、MOSトラ ンジスタのドレイン・ソース間に上記比較的大きな電流 をより小さな値に制御する半導体集積回路装置におい て、第2の状態の時に第1の被制御回路に与える基板バイ アスの値が第1の状態の時よりも、PMOSトランジスタの 基板バイアスについては高い電圧値であり、NMDSトラン ジスタの基板バイアスについては低い電圧値であり、第 2の状態の時に第1の被制御回路に与える電源電圧が該第 1の状態の時よりも小さくなるように制御する。



【特許讃求の範囲】

【請求項1】PMOSトランジスタとNMOSトランジ スタとを含む回路と、

上記PMOSトランジスタと上記NMOSトランジスタ とに電源電圧を供給する電源電圧制御回路と、

上記PMOSトランジスタと上記NMOSトランジスタ とに基板バイアス電圧を供給する基板バイアス制御回路 とを備え、

上記PMOSトランジスタ及び上記NMOSトランジス タのゲート酸化膜厚はそれぞれ5 nm以下であって、 第1の状態において、上記基板バイアス制御回路は上記 PMOSトランジスタと上記NMOSトランジスタとに それぞれ基板バイアス電圧を供給し、上記電源電圧制御 回路は第1の電源電圧と上記第1の電源電圧の電圧値よ りも低電位である第2の電源電圧とを供給し、

第2の状態において、上記基板バイアス制御回路は、上 記PMOSトランジスタに供給する基板バイアス電圧を 上記第1の状態において上記PMOSトランジスタに供 給される基板バイアス値よりも高電位に、上記NMOS トランジスタに供給する基板バイアス電圧を上記第1の 20 状態において上記NMOSトランジスタに供給される基 板バイアス値よりも低電位に制御し、上記電源電圧制御 回路は上記第1の電源電圧の電圧値を上記第1の状態に おいて供給される電圧値より低電位に制御することを特 徴とする半導体装置。

【請求項2】請求項1記載の半導体装置において、 上記第2の状態において、上記電源電圧制御回路は、上 記第1の状態における上記第2の電源電圧の電圧値を維

持することを特徴とする半導体装置。

【請求項3】PMOSトランジスタとNMOSトランジ 30 スタとを含む回路と、

上記PMOSトランジスタと上記NMOSトランジスタ とに電源電圧を供給する電源電圧制御回路と、

上記PMOSトランジスタと上記NMOSトランジスタ とに基板バイアス電圧を供給する基板バイアス制御回路 とを備え、

第1の状態において、上記基板バイアス制御回路は上記 PMOSトランジスタと上記NMOSトランジスタとに それぞれ基板バイアス電圧を供給し、上記電源電圧制御 回路は第1の電源電圧と上記第1の電源電圧の電圧値よ 40 りも低電位である第2の電源電圧とを供給し、

第2の状態において、上記基板バイアス制御回路は、上 記PMOSトランジスタに供給する基板パイアス電圧を 上記第1の状態において上記PMOSトランジスタに供 給される基板バイアス値よりも高電位に、上記NMOS トランジスタに供給する基板バイアス電圧を上記第1の 状態において上記NMOSトランジスタに供給される基 板バイアス値よりも低電位に制御して上記PMOSトラ ンジスタ及び上記NMOSトランジスタのサブスレッシ ョルドリーク電流を低減するとともに、上記電源電圧制 50 置。

御回路は上記第1の電源電圧の電圧値を上記第1の状態 において供給される電圧値より低電位に制御することに よりDIBL効果により上記サブスレッショルドリーク 電流をさらに低減させることを特徴とする半導体装置。 【請求項4】請求項3記載の半導体装置において、

上記第2の状態において、上記電源電圧制御回路は上記 第1の電源電圧の電圧値を上記第1の状態において供給 される電圧値より低電位に制御することにより接合リー ク電流を低減させることを特徴とする半導体装置。

【讃求項5】PMOSトランジスタとNMOSトランジ 10 スタとを含む回路と、

上記PMOSトランジスタと上記NMOSトランジスタ とに電源電圧を供給する電源電圧制御回路と、

上記PMOSトランジスタと上記NMOSトランジスタ とに基板バイアス電圧を供給する基板バイアス制御回路 とを備え、

第1の状態において、上記基板バイアス制御回路は上記 PMOSトランジスタと上記NMOSトランジスタとに それぞれ基板バイアス電圧を供給し、上記電源電圧制御 回路は第1の電源電圧と上記第1の電源電圧の電圧値よ りも低電位である第2の電源電圧とを供給し、

第2の状態において、上記基板バイアス制御回路は、上 記PMOSトランジスタに供給する基板バイアス電圧を 上記第1の状態において上記PMOSトランジスタに供 給される基板バイアス値よりも高電位に、上記NMOS トランジスタに供給する基板バイアス電圧を上記第1の 状態において上記NMOSトランジスタに供給される基 板バイアス値よりも低電位に制御し、

第3の状態において、上記基板バイアス制御回路は上記 第2の状態において上記PMOSトランジスタと上記N MOSトランジスタとに供給される基板バイアス値を維 持し、上記電源電圧制御回路は上記第1の電源電圧の電 圧値を上記第1の状態において供給される電圧値より低 電位に制御することを特徴とする半導体装置。

【請求項6】請求項5記載の半導体装置において、 上記電源電圧制御回路は、第1の電池から供給される電 圧をレベル変換するレベル変換回路を含む第1のパス と、上記第1のパスと並列接続され上記第1の電池から 供給される電圧を所定の電位まで電圧効果させるダイオ ードを含む第2のパスとを有し、

上記レベル変換回路の動作/非動作により、その供給す る上記第1の電源電圧の電圧値を制御することを特徴と する半導体装置。

【請求項7】請求項5記載の半導体装置において、

上記電源電圧制御回路は、第1の電池から供給される電 圧と第2の電池から供給される電圧とを切り換えるセレ

上記セレクタの切換により、その供給する上記第1の電 源電圧の電圧値を制御することを特徴とする半導体装

【請求項8】PMOSトランジスタとNMOSトランジスタとを含む回路と、

上記PMOSトランジスタと上記NMOSトランジスタとに電源電圧を供給する電源電圧制御回路と、

上記PMOSトランジスタと上記NMOSトランジスタ とに基板バイアス電圧を供給する基板バイアス制御回路 とを備え、

第1の状態において、上記基板バイアス制御回路は上記 PMOSトランジスタと上記NMOSトランジスタとに それぞれ基板バイアス電圧を供給し、上記電源電圧制御 10 回路は第1の電源電圧と上記第1の電源電圧の電圧値よ りも低電位である第2の電源電圧とを供給し、

第2の状態において、上記基板バイアス制御回路は、上記PMOSトランジスタに供給する基板バイアス電圧を上記第1の状態において上記PMOSトランジスタに供給される基板バイアス値よりも高電位に、上記NMOSトランジスタに供給する基板バイアス電圧を上記第1の状態において上記NMOSトランジスタに供給される基板バイアス値よりも低電位に制御し、

第3の状態において、上記基板バイアス制御回路は上記 20 NMOSトランジスタに供給する基板バイアス電圧を上記第2の状態において上記NMOSトランジスタに供給される基板バイアス値よりも低電位に制御し、上記電源電圧制御回路は上記第1の電源電圧の電圧値を上記第1の状態において供給される電圧値より低電位に制御することを特徴とする半導体装置。

【請求項9】請求項8記載の半導体装置において、

上記第2の状態から第3の状態に遷移するときに、上記 NMOSトランジスタに供給される基板バイアス値の変 化量は上記第1の電源電圧の電圧値の変化量以下である 30 ことを特徴とする半導体装置。

【請求項10】請求項7または8記載の半導体装置において、

上記電源電圧制御回路は、第1の電池から供給される電圧をレベル変換するレベル変換回路を含む第1のパスと、上記第1のパスと並列接続され上記第1の電池から供給される電圧を所定の電位まで電圧効果させるダイオードを含む第2のパスとを有し、

上記レベル交換回路の動作/非動作により、その供給する上記第1の電源電圧の電圧値を制御することを特徴と 40 する半導体装置。

【請求項11】請求項7または8記載の半導体装置において、

上記電源電圧制御回路は、第1の電池から供給される電 圧と第2の電池から供給される電圧とを切り換えるセレ クタを有し、

上記セレクタの切換により、その供給する上記第1の電源電圧の電圧値を制御することを特徴とする半導体装置。

【請求項12】第1の電源電圧と上記第1の電源電圧の 50 電圧値よりも低電位である第2の電源電圧が供給される

電圧値よりも低電位である第2の電源電圧が供給される 第1の回路と、

上記第1の電源電圧の電圧値よりも高電位である第3の 電源電圧と上記第3の電源電圧よりも低電位である第4 の電源電圧が供給される第2の回路と、

上記第1の回路に含まれるPMOSトランジスタ及びN MOSトランジスタとに供給する基板バイアス電圧を制 健する基板バイアス制御回路とを備え、

第1の状態において、上記基板バイアス制御回路は上記 PMOSトランジスタと上記NMOSトランジスタとに それぞれ基板バイアス電圧を供給し、

第2の状態において、上記基板バイアス制御回路は、上記PMOSトランジスタに供給する基板バイアス電圧を上記第1の状態において上記PMOSトランジスタに供給される基板バイアス値よりも高電位に、上記NMOSトランジスタに供給する基板バイアス電圧を上記第1の状態において上記NMOSトランジスタに供給される基板バイアス値よりも低電位に制御し、

上記第2の状態において、上記第1の回路に供給される 0 上記第1の電源電圧は、上記第1の状態における電圧値 よりも低電圧に制御され、上記第2の回路に供給される 上記第3の電源電圧は、上記第1の状態における電圧値 で維持されることを特徴とする半導体装置。

【請求項13】請求項12記載の半導体装置において、 上記第2の回路には入出力回路が含まれることを特徴と する半導体装置。

【請求項14】請求項12または請求項13記載の半導体装置において、

上記第1の回路、上記第2の回路及び上記基板バイアス 制御回路に電源電圧を供給する電源電圧制御回路を有す ることを特徴とする半導体装置。

【請求項15】請求項12乃至14のいずれかに記載の 半導体装置において、

上記電源電圧制御回路は、上記第3の電源電圧の電圧値を上記第2の回路及び上記基板バイアス制御回路に供給
1.

上記基板バイアス制御回路は、上記第2の状態において、上記第3の電源電圧の電圧値を基板バイアス値とする基板バイアス電圧を上記PMOSトランジスタに供給することを特徴とする半導体装置。

【請求項16】請求項12乃至15のいずれかに記載の 半導体装置において、

上記電源電圧制御回路は、PMOSトランジスタとオペアン アと基準電圧発生回路を含む電源電圧発生手段がさらに 具備されており、

上記第2の状態において、上記電源電圧発生手段から上記第1の回路に上記第1の電源電圧が供給されることを特徴とする半導体装置。

【請求項17】第1の電源電圧と上記第1の電源電圧の 電圧値よりも低電位である第2の電源電圧が供給される 第1の回路及び第2の回路と、

上記回路に含まれるPMOSトランジスタ及びNMOSトランジスタとに供給する基板バイアス電圧を制御する 基板バイアス制御回路とを備え、

第1の状態において、上記基板バイアス制御回路は上記 PMOSトランジスタと上記NMOSトランジスタとに それぞれ基板バイアス電圧を供給し、

第2の状態において、上記基板バイアス制御回路は、上記PMOSトランジスタに供給する基板バイアス電圧を上記第1の状態において上記PMOSトランジスタに供10 給される基板バイアス値よりも高電位に、上記NMOSトランジスタに供給する基板バイアス電圧を上記第1の状態において上記NMOSトランジスタに供給される基板バイアス値よりも低電位に制御し、

上記第2の状態において、上記第1の回路に供給される 上記第1の電源電圧は、上記第1の状態における電圧値 よりも低電圧に制御され、上記第2の回路に供給される 上記第1の電源電圧は、上記第2の状態において上記第 1の回路に供給されている電圧値よりもさらに低電圧に 制御されることを特徴とする半導体装置。

【請求項18】請求項17記載の半導体装置において、 上記第2の状態において、上記第1の回路はその回路内 に保持されている情報が消去されずに維持され、上記第 2の回路はその回路内に保持されている情報が消去され ることを特徴とする半導体装置。

【請求項19】PMOSトランジスタとNMOSトラン ジスタを含む標準セルと、

第1の電源電圧が供給される第1電源線と、

上記第1の電源電圧の電圧値よりも低電位である第2の 電源電圧が供給される第2電源線と、

上記標準セルに第3の電源電圧を供給する第1仮想電源 線と、

上記標準セルに第4の電源電圧を供給する第2仮想電源 線と、

上記標準セルへの上記第1仮想電源線による上記第3の 電源電圧の供給と上記第2仮想電源線による上記第4の 電源電圧の供給を制御するスイッチセルとを有し、

第1の状態においては、上記スイッチセルは上記第1電 源線と上記第1仮想電源線とを接続し上記第2電源線と 上記第2仮想電源線とを接続することにより、上記標準 40 セルに上記第1の電源電圧と上記第2の電源電圧とを供 給し、

第2の状態においては、上記スイッチセルは上記第1の 状態における上記第1電源線と上記第1仮想電源線との 接続及び上記第2電源線と上記仮想電源線との接続とを 切り離すことを特徴とする半導体装置。

【請求項20】請求項19記載の半導体装置において、 上記PMOSトランジスタへの基板バイアス電圧を供給 する第1の基板バイアス供給線と、

上記NMOSトランジスタへの基板バイアス電圧を供給 50 とを特徴とする請求項21に記載の半導体集積回路装

する第2の基板バイアス供給線とを有し、

上記スイッチセルは上記PMOSトランジスタ及び上記 NMOSトランジスタへの基板バイアス電圧の供給を制 御し、

上記第1の状態においては、上記スイッチセルは、上記 第1の基板バイアス供給線と上記第1電源線とを接続 し、上記第2の基板バイアス供給線と上記第2電源線と を接続して、

上記第2の状態においては、上記スイッチセルは、上記 0 第1の基板バイアス供給線と上記第1電源線との接続及 び上記第2の基板バイアス供給線と上記第2電源線との 接続を切り離すことを特徴とする半導体装置。

【請求項21】少なくとも一つのMOSトランジスタを 含む第1の被制御回路と、

上記MOSトランジスタの基板バイアス電位を発生する 基板バイアス制御手段を具備し、

上記基板バイアス制御手段を第1の状態に設置すること により、上記MOSトランジスタのドレイン・ソース間 に比較的大きな第1の電流が流れることを許容し、

20 上記基板バイアス制御手段を第2の状態に設置することにより、上記MOSトランジスタのドレイン・ソース間に上記比較的大きな第1の電流をより小さな第2の電流に制御する半導体集積回路装置において、

上記第2の状態の時に上記第1の被制御回路に与える基板バイアスの値が上記第1の状態の時よりも、PMOSトランジスタの基板バイアスについては高い電圧値であり、NMOSトランジスタの基板バイアスについては低い電圧値であり、 上記第2の状態の時に上記第1の被制御回路に与える電源電圧が上記第1の状態の時よりも30 小さい値であることを特徴とする半導体集積回路。

【請求項22】第2の被制御回路と、

上記第2の被制御回路の電源電圧を制御する第2の電源 電圧制御手段を具備し、上記第1の状態の時には、上 記第2の電源電圧制御手段は上記第2の被制御回路中の MOSトランジスタのドレイン・ソース間に比較的大き な第3の電流が流れることを許容し、

上記第2の状態の時には、上記第2の電源電圧制御手段 は上記第2の被制御回路中のMOSトランジスタのドレイン・ソース間に上記比較的大きな第3の電流をより小さな第4の電流に制御し、

上記第2の状態の時に上記第2の被制御回路に与える電 源電圧が上記第1の状態の時よりも小さい値であること を特徴とする請求項21記載の半導体集積回路。

【請求項23】前記被制御回路にはデータバス回路が具備されており、

該第2の電源電圧制御手段によって制御された電源線の 該データバス回路中での最下層金属配線層による電源ネットと、

該データパス回路のデータフロー方向が平行していることを特徴とする請求項21に記載の半導体集積回路装

置。

【請求項24】前記電源ネットにはさらにデカップリングコンデンサが電源と接地間に配置されていることを特徴とする請求項23に記載の半導体集積回路装置。

【請求項25】前記第1の被制御回路を構成するMOSトランジスタのしきい値電圧が0.5V以下であることを特徴とする請求項21乃至24のいずれかに記載の半導体集積回路装置。

【請求項26】前記第2の状態の時の第1の被制御回路の 電源電圧は、1.0V以下かつ0.5V以上であることを特徴 10 とする請求項21乃至25のいずれかに記載の半導体集 積回路装置。

【請求項27】前記第2の被制御回路を構成するMOSトランジスタのしきい値電圧が0.5V以下であることを特徴とする請求項22乃至26のいずれかに記載の半導体集積回路装置。

【請求項28】前記第2の電源電圧制御手段によって制御された第2の被制御回路の電源線は、第2の状態の時に0.5以下であることを特徴とする請求項22乃至27のいずれかに記載の半導体集積回路装置。

【請求項29】前記第2の電源電圧制御手段によって制御された該第2の被制御回路の電源線は、第1の状態の時に比べて第2の状態の時はそのインピーダンスが5倍以上高いことを特徴とする請求項22万至28のいずれかに記載の半導体集積回路装置。

【請求項30】CMOSトランジスタ回路を含む半導体 集積回路装置であって、

上記CMOSトランジスタ回路のソース・ドレイン経路 に接続された第1及び第2の仮想電源配線と、

上記CMOSトランジスタ回路を構成するPMOSトラ 30 板バイアス制御手段を具備し、 ンジスタの基板バイアス電位を制御する第1の基板バイ 上記基板バイアス制御手段を第 アス配線と、 により、上記MOSトランジスタの

上記CMOSトランジスタ回路を構成するNMOSトランジスタの基板バイアス電位を制御する第2の基板バイアス電位を制御する第2の基板バイアス配線と、

制御回路と、

前記第1の仮想電源配線と第1のスイッチを介して接続され、前記第1の基板バイアス配線と第2のスイッチを介して接続された第1の電源配線と、

前記第2の仮想電源配線と第3のスイッチを介して接続 40 され、前記第3の基板バイアス配線と第4のスイッチを介して接続された第2の電源配線とを有し、

上記制御回路は、所定の期間、上記第1及び第2の仮想 電源配線の間の電位差が小さくなるように制御するとと もに上記第1及び第2の基板バイアス配線の電位差が大 きくなるように制御することを特徴とする半導体集積回 路装置。

【請求項31】前記第1~第4のスイッチを含むスイッチセルと、前記CMOSトランジスタ回路を含む複数のセルが、第1及び第2の前記仮想電源配線及び第1及び第2 50

の基板バイアス配線に沿って配置されている請求項30 記載の半導体集積回路装置。

【請求項32】前記第1及び第2の仮想電源配線及び第 1及び第2の基板バイアス配線が平行に配置されてお り、前記第1及び第2の電源配線がこれらに対して垂直 に配置されており、前記スイッチセルは前記複数のセル よりも前記第1及び第2の電源配線に近い位置に配置さ れている請求項30または31記載の半導体集積回路装 置。

0 【請求項33】CMSトランジスタ回路を含む第1及び第 2の回路ブロックを有し、

各回路ブロックは上記ONOSトランジスタ回路のソース・ドレイン経路に接続された第1および第2の配線と、 上記ONOSトランジスタ回路を構成するPNOSトランジスタ の基板バイアス電位を制御する第1の基板バイアス配線

上記CMOSトランジスタ回路を構成するNMOSトランジスタ の基板バイアス電位を制御する第2の基板バイアス配線 とを有し、

20 前記第1の回路ブロックにおいては、所定の期間、上記 第1及び第2の配線のうちの少なくとも一方に供給され る電圧が変化するとともに、上記第1及び第2の基板バ イアス配線の電位差が大きくなるように制御され、

前記第2の回路ブロックにおいては、所定の期間、上記 第1及び第2の配線のうちの少なくとも一方に供給され る電圧が遮断される半導体集積回路装置。

【請求項34】少なくとも一つのMDSトランジスタを含む第1の被制御回路と、

上記MSトランジスタの基板バイアス電位を発生する基板バイアス制御手段を具備し

上記基板バイアス制御手段を第1の状態に設置することにより、上記MDSトランジスタのドレイン・ソース間に 比較的大きな第1の電流が流れることを許容し、

上記基板バイアス制御手段を第2の状態に設置することにより、上記MOSトランジスタのドレイン・ソース間に上記比較的大きな電流第1の電流をより小さな第2の電流に制御する半導体集積回路装置の検査方法において、上記第2の状態の時に上記第1の被制御回路に与える基板バイアスの値が上記第1の状態の時よりも、PMOSトランジスタの基板バイアスについては同じか高い電圧値であり、

NMOSトランジスタの基板バイアスについては同じか低い 電圧値であり、

上記第2の状態の時に上記第1の被制御回路に与える電源 電圧が上記第1の状態の時よりも小さい値であり、

上記第2の状態の時の上記408トランジスタのドレイン・ソース間に流れる電流値に基づいて上記半導体集積回路装置を選別することを特徴とする該半導体集積回路装置の検査方法。

0 【讃求項35】上記半導体集積回路装置が、PMOSトラン

8

ジスタの基板バイアスが印可できる第1のパッドと、NA OSトランジスタの基板バイアスが印可できる第2のパッ ドを具備していることを特徴とする請求項34に記載の 半導体集積回路装置の検査方法。

【請求項36】選別時には第1と第2のパッドから基板 バイアス電位を供給することを特徴とする請求項35に 記載の該半導体集積回路装置の検査方法。

【請求項37】該半導体集積回路装置は少なくとも一つ のMOSトランジスタからなる第3の被制御回路と、

該第1の被割御回路の電源を供給する少なくとも一つの 第3のパッドと、

該第3の被制御回路の電源を供給する少なくとも一つの 第4のパッドと、

少なくとも一つのスイッチ装置をさらに具備しており、 該スイッチ装置は第3のパッドと第4のパッドの間に接 続されており、

該選別時には、該スイッチ装置は該第3と第4のパッド 間を電気的に遮断する期間があり、

非選別時には、該スイッチ装置は該第3と第4のパッド 間を電気的に接続する期間があることを特徴とする請求 20 項34乃至36のうちのいずれかに記載の半導体集積回 路装置の検査方法。

【請求項38】上記第2の状態の時の該第1の被制御回 路の電源電圧は、1.0V以下であることを特徴とする請求 項34乃至37のうちのいずれかに記載の半導体集積回 路装置の検査方法。

【請求項39】該第1の被制御回路あるいは該第3の被 制御回路を構成するMOSトランジスタしきい値電圧が0.5 V以下であることを特徴とする請求項34乃至38のう ちのいずれかに記載のに記載の半導体集積回路装置の検 30 該MSトランジスタの電源に流れるサブスレッショルド 查方法。

【請求項40】該第1の被制御回路を構成するMOSトラ ンジスタの数が100万個以上であることを特徴とする 請求項34ないし39のうちのいずれかに記載の半導体 集積回路装置の検査方法。

【請求項41】該第3の被制御回路は、少なくとも一つ の定電流源回路を具備していることを特徴とする請求項 37に記載の半導体集積回路装置の検査方法。

【請求項42】複数のMDSトランジスタからなる半導体 集積回路装置において、

該半導体集積回路は第1の状態と、第2の状態と、第3 の状態を具備し、

該第2の状態の時に該MOSトランジスタに与える基板バ イアスの値が該第1の状態の時よりも、PMDSトランジス タの基板バイアスについては同じか高い電圧値であり、 NMOSトランジスタの基板バイアスについては同じか低い 電圧値であり、

該第2の状態の時に該MSトランジスタに与える電源電 圧が、該第1の状態の時よりも小さい値であり、

該第3の状態の時に該MDSトランジスタに与える電源電

圧が、該第1の状態の時よりも大きい値であることを特 徴とする該半導体集積回路装置。

10

【請求項43】該第3の状態の時に該405トランジスタ に与える基板バイアスの値が該第1の状態の時よりも、P MOSトランジスタの基板バイアスについては同じか高い 電圧値であり、

NMDSトランジスタの基板バイアスについては同じか低い 電圧値であることを特徴とする請求項42に記載の半導 体集積回路装置。

【請求項44】該第2の状態の時の該MDSトランジスタ 10 の電源に流れる電流値に基づいて選別されていることを 特徴とする請求項42または43に記載の半導体集積回 路装置。

【請求項45】該第3の状態に一定時間遷移させた後、 該第2の状態の時の該MSトランジスタの電源に流れる 電流値に基づいて選別したことを特徴とする請求項42 乃至44のうちのいずれかに記載の半導体集積回路装 置。

【請求項46】該第3の状態に遷移させる前の、該第2 の状態の時の、該MOSトランジスタの電源に流れる第1

該第3の状態に一定時間遷移させた後の、 該第2の状態 の時の、該MDSトランジスタの電源に流れる第2の電流 値に基づいて選別したことを特徴とする請求項42乃至 45のうちのいずれかに記載の半導体集積回路装置。

【請求項47】複数のMDSトランジスタから構成されて いる半導体集積回路装置において、該半導体集積回路は 第1の状態と第2の状態を具備しており、

該第1の状態の時よりも該第2の状態の時の方が、

リーク電流と、

該MDSトランジスタの電源に流れるGIDL電流を含むpn接 合電流に起因したリーク電流の両方が少ないことを特徴 とする半導体集積回路装置。

【請求項48】該第2の時の該MSトランジスタの電源に 流れる電流が100µA以下であることを特徴とする請 求項47に記載の半導体集積回路装置。

【請求項49】該第2の状態の時の、該MOSトランジス タの電源に流れる電流値に基づいて、選別したことを特 40 敬とする請求項47あるいは48に記載の半導体集積回 路装置。

【請求項50】選別を行う該電流値が、該第2の状態の 時の該MOSトランジスタに流れるサブスレッショルドリ ーク電流や、GIDL電流を含むpn接合電流に起因したリー ク電流よりも、大きな値であることを特徴とする請求項 47乃至49のうちのいずれかに記載の半導体集積回路 装置の検査方法。

【請求項51】少なくとも一つのMDSトランジスタを含 む第1の被制御回路と、

50 上記MSトランジスタの基板バイアス電位を少なくとも

10

第1の状態と第2の状態に設定可能な基板バイアス制御 手段を具備し、

上記第2の状態の時に上記第1の被制御回路に与える基板 バイアスの値が上記第1の状態の時よりも、PMDSトラン ジスタの基板バイアスについては同じか高い電圧値であ

NMOSトランジスタの基板バイアスについては同じか低い 電圧値であり、

上記第2の状態の時に上記第1の被制御回路に与える電源 電圧が上記第1の状態の時よりも小さい値であり、

上記第2の状態の時の上記MOSトランジスタのドレイン ・ソース間に流れる電流値を測定することにより選別が 可能な半導体集積回路装置。

【請求項52】上記半導体集積回路装置が、PMDSトラン ジスタの基板バイアスが印可できる第1のパッドと、M OSトランジスタの基板バイアスが印可できる第2のパッ ドを具備していることを特徴とする請求項51に記載の 半導体集積回路装置。

【請求項53】該半導体集積回路装置は少なくとも一つ のMOSトランジスタからなる第3の被制御回路と、

該第1の被制御回路の電源を供給する少なくとも一つの 第3のパッドと、

該第3の被制御回路の電源を供給する少なくとも一つの 第4のパッドと、

少なくとも一つのスイッチ装置をさらに具備しており、 該スイッチ装置は第3のパッドと第4のパッドの間に接 続されており、

該選別時には、該スイッチ装置は該第3と第4のバッド 間を電気的に遮断する期間があり、

非選別時には、該スイッチ装置は該第3と第4のパッド 30 間を電気的に接続する期間があることを特徴とする請求 項51または52に記載の半導体集積回路装置の検査方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路装置 に係わり、特に高速性と低電力性を兼ね備えた半導体集 積回路装置に関する。

[0002]

低下する。その速度低下を補うためにはMDSトランジス タ (またはMISトランジスタ) のしきい値電圧を低くし なければならないが、CMOS回路が動作しないときの消費 電力がMDSトランジスタのサブスレッショルドリーク電 流によって増加するという問題が発生する。この問題に 対する一つの解決方法が、例えばIEEE Journal of Soli d-State Circuits, Vol. 31, No. 11, November 19 96、pp. 1770-1779 (以下、文献1と記す) に記載さ れている。

【0003】図5に文献1の技術を示す。vddは電源電

圧電位で本従来例では0.9V、vssは接地電位、vbpはPMOS の基板バイアス電位、vbnはNMOSの基板バイアス電位、2 00はMOSトランジスタで構成された回路、202は基板バイ アス制御回路、203は状態制御線である。なお、一般にM OSトランジスタを形成しているウェルあるいは基板の電 位とそのソース電位との電位差を基板バイアスと定義し ている場合があるが、ここではMDSトランジスタを形成 しているウェルあるいは基板の絶対電位(接地電位OVと の電位差)を基板バイアスと定義する。

12

【0004】この従来例ではCMS回路が動作しない状態 (以下、スタンバイ状態あるいはスタンバイ時と記す) のときに、CMCS回路を構成するMCSトランジスタの基板 バイアスに動作している状態(以下、アクティブ状態あ るいはアクティブ時と記す)の時よりも深い電圧を印加 する。なお、ここで「深い基板バイアスを印加する」と いうのは、「PMOSについてはより高い電位を与える」と いうことを意味し、「NMOSについてはより低い電位を与 える」ということを意味している。逆に、「浅い基板バ イアスを印加する」というのは、「PMOSについてはより 20 低い電位を与える」ということを意味し、「NMDSについ てはより高い電位を与える」ということを意味してい る。以下、この表現を使うこととする。

【0005】文献1に記載された従来例では、アクティ ブ状態ではPMOS、NMOSの基板バイアスにはそれぞれ1.4 V、-0.5Vが印加され、スタンバイ状態ではPMOS、NMOS の基板バイアスにはそれぞれ4.2V、-3.3Vが印加され る。MDSトランジスタは基板バイアスが深く印加される と、そのしきい値電圧が増加するという基板バイアス効 果がある。そのためスタンバイ状態ではアクティブ状態 よりもサブスレッショルドリーク電流が小さくなる。 【0006】従来例の基板バイアスを用いたスタンバイ 時の低電力化では、以下のような問題点がある。

【0007】(1) スタンバイ時とアクティブ時のしきい **値電圧を基板バイアス効果で変化させているが、一般に** しきい値電圧の基板バイアス依存性はMOSトランジスター のゲート長(Lg)が小さくなるにつれて小さくなってしま

【0008】(2)一般にCMOS回路は基板バイアス効果が 小さい方がより高速で動作するため、スタンバイ時のサ 【従来の技術】CMCS回路は低電圧になるにつれて速度が 40 ブスレッショルドリーク電流を低減するために基板バイ アス効果を大きくなるようにMOSトランジスタを設計す るというのは相反する要求になる。

> 【0009】(3) スタンバイ時とアクティブ時でしきい 値電圧をより大きく変化させるためには、より深い基板 バイアスを印加すればよい、しかし、このような深い基 板バイアスの印加はMOSトランジスタのドレイン・ウェ ルあるいはウェル・ウェル間等に大きな電位差を生じさ せることになり、pn接合に多くの接合リークを生じさせ る.

50 [0010]

10

【発明が解決しようとする課題】発明者らは、特に酸化 膜厚 (ゲート絶縁膜) の薄いMDSトランジスタにおいて は、ある程度深い基板バイアスを印加してしまうとそれ 以上の深い基板バイアスを印加してもリーク電流は低減 されず、むしろ、Gate-Induced Drain Leakage電流(GI DL電流)と呼ばれるPN接合の接合リーク電流が流れるこ とによりかえってリーク電流が増大し、スタンバイ時に おける消費電力が増大するおそれがあることを見出し た。

【0011】図19は、酸化膜厚の薄いMDSトランジス タのドレイン電流(Id)のゲート電圧(Vgs)依存性を示す 図である。ドレイン・ゲート間電圧が大きな領域で、GI DL電流と呼ばれるドレインから基板へのリーク電流が流 れている。

【0012】曲線(A)は、ドレイン電圧(Vds)が1.8Vで、 かつ基板バイアスを印加しない(Vbb=0V)場合の依存特性 を示している。ゲート電圧(Vss)がOVのときのドレイン 電流(Id)がトランジスタのオフ時のリーク電流である。 Vgs=OV付近ではサブスレッショルドリーク電流によるリ ーク電流が流れている。

【0013】曲線(B)は、Vds=1.8Vで、かつ基板バイア スを少し印加した場合、例えば、基板に-1.5Vの電位(Vb b=-1.5V)を印加した場合の依存特性を示している。この 場合、基板効果によってサブスレッショルドリーク電流 は減少する。曲線(B)の場合、トランジスタのオフ時に 流れるリーク電流の大きさは、サブスレッショルドリー ク電流によって決定されている。

【0014】曲線(C)は、Vds=1.8Vで、さらに基板バイ アスを深く印加した場合、例えば、Vbb=-2.3Vを印加し よりサブスレッショルドリーク電流が減少する一方、GI DL電流が増加する。曲線(C)の場合、トランジスタのオ フ時に流れるリーク電流はGIDL電流が支配的になる。深 い基板バイアスの印加により、トランジスタのオフ時の リーク電流は、より浅いバイアスを印加した場合(曲線 (B))よりも多くなってしまっている。

【0015】このように、酸化膜厚の薄いMDSトランジ スタでは、基板バイアスを一定以上深く印加しても従来 想定されていたようなリーク電流を低減することはでき ず、オフ時のリーク電流はGIDL電流によって逆に増加し てしまうことが見出された。トランジスタのプロファイ ル(例えば、拡散層の不純物濃度等)にもよるが、酸化 膜厚が5mm以下のMOSトランジスタでは、GIDL電流の値が 無視できないほど大きくなるため、印加できる基板バイ アスの範囲は制限されることになる。したがって、従来 例の技術では酸化膜厚の薄いMOSトランジスタにおいて はリーク電流の低減効果も制限されざるを得ない。

【0016】(4)サブスレッショルドリーク電流や、pn 接合リーク電流によって、回路に流れる電流値によって 回路の不良判定を行うIDDQテストが困難になる。

【0017】オフ時に上記のようなドレイン電流(Id)-ゲート電圧(Vgs)依存特性を有する酸化膜厚の薄いMDSト ランジスタにおいては、基板バイアスを深くかけるだけ では十分なリーク電流の低減効果を得ることができな い. 図19において、曲線(D)は、基板バイアスを深く 印加し(Vbb--2.3V)、さらにドレイン電圧を小さく(Vds= 1.0V) した場合の依存特性を示している。このように電 源電圧を小さくすることで、MDSトランジスタの拡散層 とウェル間にかかる電圧を小さく制限したままで(ここ では3.31)深い基板バイアスをウェルに印加できる。さ らにこのとき次のような特性が得られた。

14

【0018】(1) ゲート酸化膜にかかる電界量が小さく なるために、Ves=OV付近におけるGIDL電流が減少じた。 【0019】(2) ドレイン電圧の減少にともない、Drai n Induced Barrier Lowering効果 (DIBL効果) によって MDSトランジスタのしきい値電圧が上昇する。この場 合、基板バイアスが印加されているために、DIBL効果が 効果的に働く。(図19において、曲線(C)、(D)とを比 較すると、全体的にVdsを小さくした方がリーク電流が 20 小さくなっている。)

かかる依存特性を利用することにより、酸化膜厚の薄い トランジスタのオフ時のリーク電流が大幅に減少させる ことができる。このような基板バイアス条件をチップの スタンバイ時に各MOSトランジスタで実現するために は、トランジスタの電源電圧を通常動作時よりも低く し、さらに基板バイアスを深く印加すればよい。 【0020】なお、特開平7-254685号公報に は、スタンバイ時にはトランジスタのしきい値の絶対値 を高くしてサブスレッショルド電流を低減するために基 た場合の依存特性を示している。この場合、基板効果に 30 板バイアス電圧を制御し、あわせてゲートリーク電流や バンドーバンド間トンネルリーク電流を低減するために トランジスタの電源電圧を低くすることが開示されてい る。しかしながら、本公知例には、それぞれの手段が独 立して効果を有するものとして認識されており、薄膜ト ランジスタにおいては上記手段が相乗的にリーク電流を 効果的に低減させることができることについては認識さ れていない。また、この公報ではアクティブ状態には内 部電源電圧を従来の内部電源電圧IntVccよりも△だけ高 い、ホットエレクトロン効果によってきまる電圧を(Int Vcc+Δ)印加し、スタンバイ状態には内部電源電圧をVcc MINに近い値(IntVcc-Δ')に設定している。このため、 アクティブ状態では従来回路よりも高速に動作し、スタ ンバイ状態では低電力になることが言及されており、内

> 【0021】また、特開平10-229165号公報に は、スタンバイ時には基板バイアス電圧を制御するとと もに電源電圧を制御することにより、基板バイアス電圧 の変化量を少なくしてしきい値電圧の変化を得るように 50 している。本公知例においても、薄膜トランジスタにお

部電源電圧の変化範囲(Δ+Δ')を内部回路の動作電源

範囲で変化させることしか認識されていない。

いては上記手段が相乗的にリーク電流を効果的に低減させることができることについては認識されておらず、従来基板バイアス電圧を変化させて得ていた変化量を基板バイアス電圧と電源電圧とを制御することにより得ることを開示している。

[0022]

【課題を解決するための手段】上記の課題を解決するた めに行った主な手段は、少なくとも一つのMDSトランジ スタからなる第1の被制御回路と、MOSトランジスタの基 板バイアス電位を発生する基板バイアス制御手段を具備 10 し、基板バイアス制御手段を第1の状態に設置すること により、MDSトランジスタのドレイン・ソース間に比較 的大きな電流が流れることを許容し、基板バイアス制御 手段を第2の状態に設置することにより、MOSトランジス タのドレイン・ソース間に上記比較的大きな電流をより 小さな値に制御する半導体集積回路装置において、第2 の状態の時に第1の被制御回路に与える基板バイアスの 値が第1の状態の時よりも、PMDSトランジスタの基板バ イアスについては高い電圧値であり、NMOSトランジスタ の基板バイアスについては低い電圧値であり、第2の状 態の時に第1の被制御回路に与える電源電圧が第1の状態 の時よりも小さい値であることを特徴とする。

【0023】さらに第3の状態を規定し、基板バイアス制御手段を第2あるいは第3の状態に設置することにより、MOSトランジスタのドレイン・ソース間の上記比較的大きな電流をより小さな値に制御する。このとき、第2あるいは第3の状態の時に第1の被制御回路に与える基板バイアスの値が第1の状態の時よりも、PMOSトランジスタの基板バイアスについては高い電圧値であり、NMOSトランジスタの基板バイアスについては低い電圧値である。

【0024】第2の状態の時に第1の被制御回路に与える 電源電圧が第1の状態の時よりも小さい値であり、第3の 状態の時に第1の被制御回路に与える電源電圧は第1の状態の時の値と同じ値とすることもできる。

【0025】さらに、第2の被制御回路と、この第2の被制御回路の電源電圧を制御する第2の電源電圧制御手段を具備し、第1の状態の時には、第2の電源電圧制御手段は第2の被制御回路中のMOSトランジスタのドレイン・ソース間に比較的大きな電流が流れることを許容し、第2の状態の時には、第2の電源電圧制御手段は該第2の被制御回路中のMOSトランジスタのドレイン・ソース間に上記比較的大きな電流をより小さな値に制御し、第2の状態の時に第2の被制御回路に与える電源電圧が第1の状態の時よりも小さい値であるようにすることもできる。

【0026】このとき、第2の被制御回路中のMOSトラン 回路を構成するNMOSトランジスタの基板パイアス電位を ジスタの基板パイアスは、基板パイアス制御手段によっ て制御されており、第2あるいは第3の状態の時には第1 制御回路は、所定の期間、第1及び第2の仮想電源配線 の状態の時よりも、PMOSトランジスタの基板パイアスに ついては高い電圧値であり、NMOSトランジスタの基板パ 50 1及び第2の基板パイアス配線の電位差が大きくなるよ

16 イアスについては低い電圧値であるようにすることがで きる。

【0027】また、被制御回路にはデータパス回路が具備されており、第2の電源電圧制御手段によって制御された電源線のデータパス回路中での最下層金属配線層による電源ネットと、データパス回路のデータフロー方向が平行していることも好ましい。

【0028】数値的な例を示すと、第1の被制御回路を 構成するNOSトランジスタのしきい値電圧が0.5V以下で あり、第2の状態の時の第1の被制御回路の電源電圧は、 1.0V以下かつ0.5V以上、第2の被制御回路を構成するNOS トランジスタのしきい値電圧が0.5V以下であるように構 成することができる。

【0029】また、第2の電源電圧制御手段によって制御された第2の被制御回路の電源線は、第2の状態の時に0.5V以下である。第2の電源電圧制御手段によって制御された第2の被制御回路の電源線は、第1の状態の時に比べて第2の状態の時はそのインピーダンスを5倍以上高くすることが望ましい。

20 【0030】本発明の他の観点によると、MISトランジスタを含む被制御回路と、MISトランジスタの基板バイアス電位を制御する第1の制御回路と、MISトランジスタの電源電圧を制御する第2の制御回路と、被制御回路の状態を制御する状態制御信号入力手段とを有し、状態制御信号入力手段から得られる状態制御信号に基づいて形成される単一もしくは複数の制御信号により第1及び第2の制御回路を制御する。

【0031】また、MISトランジスタを含む被制御回路と、MISトランジスタの基板バイアス電位を制御する第1の制御回路と、MISトランジスタのドレイン・ソース間電圧を制御する第2の制御回路とを有し、第1の制御回路を第1の状態に設置することにより、MISトランジスタのドレイン・ソース間に比較的大きな電流が流れることを許容し、第1の制御回路を第2の状態に設置することにより、MISトランジスタのドレイン・ソース間に比較的大きな電流をより小さな値に制御し、第2の制御回路は、第1の制御回路が第2の状態に設置されいる期間の少なくとも一部の期間において、MISトランジスタのドレイン・ソース間電圧が低くなるように制御する。

40 【0032】また、回路中の配線に着目すると、CMOSトランジスタ回路を含む半導体集積回路装置であって、CMOSトランジスタ回路のソース・ドレイン経路に接続された第1および第2の仮想電源配線と、CMOSトランジスタ回路を構成するPMOSトランジスタの基板バイアス電位を制御する第1の基板バイアス配線と、CMOSトランジスタ回路を構成するNMOSトランジスタの基板バイアス電位を制御する第2の基板バイアス配線と、制御回路を備え、制御回路は、所定の期間、第1及び第2の仮想電源配線の間の電位差が小さくなるように制御するとともに、第

うに制御する。

【0033】このとき、第1の仮想電源配線と第1のス イッチを介して接続され、第1の基板バイアス配線と第 2のスイッチを介して接続された第1の電源配線と、第 2の仮想電源配線と第3のスイッチを介して接続され、 第3の基板パイアス配線と第4のスイッチを介して接続 された第2の電源配線と、を有するように構成すること ができる。

17

【0034】さらに具体的なレイアウトとしては、第1 ~第4のスイッチを含むスイッチセルと、CMDSトランジ 10 スタ回路を含む複数のセルを、第1及び第2の仮想電源 配線及び第1及び第2の基板バイアス配線に沿って配置 することができる。このとき、第1及び第2の仮想電源 配線及び第1及び第2の基板バイアス配線が平行に配置 し、第1及び第2の電源配線をこれらに対して垂直に配 置し、スイッチセルは複数のセルよりも第1及び第2の 電源配線に近い位置に配置することができる。

【0035】他の例としては、CMOSトランジスタ回路を 含む半導体集積回路装置であって、CMSトランジスタ回 路のソース・ドレイン経路に接続された第1および第2 20 の配線と、CMOSトランジスタ回路を構成するPMOSトラン ジスタの基板バイアス電位を制御する第1の基板バイア ス配線と、CMDSトランジスタ回路を構成するNMDSトラン ジスタの基板バイアス電位を制御する第2の基板バイア ス配線と、制御回路を備え、制御回路は、所定の期間、 第1及び第2の配線の間の電位差が小さくなるように制 倒するとともに、第1及び第2の基板バイアス配線の電 位差が大きくなるように制御する。

【0036】別の例としては、MISトランジスタを含む 半導体集積回路装置の制御方法であって、MISトランジ スタの基板バイアス電位を制御することによりMOSトラ ンジスタのドレイン・ソース間に流れるサブスレッショ ルドリーク電流を低減する第1の動作を行うとともに、 MISトランジスタのドレイン・ソース間電圧を減少させ る第2の動作を行うものであり、第1の動作を行う期間 と第2の動作を行う期間の少なくとも一部が重複するよ うに制御される。

【0037】さらに、発展した例としては、CMOSトラン ジスタ回路を含む第1及び第2の回路ブロックを有し、 各回路ブロックはCMCSトランジスタ回路のソース・ドレ 40 イン経路に接続された第1および第2の配線と、CMOSト ランジスタ回路を構成するPMOSトランジスタの基板バイ アス電位を制御する第1の基板バイアス配線と、CMOSト ランジスタ回路を構成するNMOSトランジスタの基板バイ アス電位を制御する第2の基板バイアス配線とを有し、 第1の回路ブロックにおいては、所定の期間、第1及び 第2の配線のうちの少なくとも一方に供給される電圧が 変化するとともに、第1及び第2の基板バイアス配線の 電位差が大きくなるように制御され、第2の回路ブロッ クにおいては、所定の期間、1及び第2の配線のうちの 50 源電圧値と基板バイアス値でしか保証されない場合に

少なくとも一方に供給される電圧が遮断される。 [0038]

【発明の実施の形態】図1は本発明の基本的な実施例を 表したものである。vddは電源電圧電位、vssは接地電 位、vbpはPMDSの基板バイアス電位、vbnはNMDSの基板バ イアス電位、100はMOSトランジスタを含んでなる回路、 101は電源電圧制御回路、102は基板バイアス制御回路、 103は状態制御線である。

18

【0039】状態制御線103が「L」の時、電源電圧制御 回路101によりvddには1.8V、vssには0Vが印加される。 また、基板バイアス制御回路102によりvbpには1.8V、vb nにはOVが印加される。回路100はアクティブ状態となり 高速動作が可能である。

【0040】一方、状態制御線103が「H」の時、電源電 圧制御回路101によりvddには0.9V、vssには0Vが印加さ れる。また、基板バイアス制御回路102によりvbpには3. 3V、vbnには-2.4Vが印加され、回路100はスタンバイ状 態となる。この状態では、

1) 基板バイアス電位が各HOSトランジスタのソース電位 よりも深くなるため、基板バイアス効果により回路100 中のMOSトランジスタのしきい値電圧が高くなる。

【0041】2)ドレイン電圧が低下するため、DIBL(D rain Induced Barrier Lowering) 現象により100中のMD Sトランジスタのしきい値電圧が高くなる。

【0042】という二つの効果により、図5の従来例の スタンバイ状態よりもサブスレッショルドリーク電流に よる消費電力増加を大幅に抑えることができる。さら に、DIBL現象はゲート長Lgが短くなるほど大きくなるた め、微細化が進めばそれだけ効果が増すという特徴があ 30 る。

【0043】本願発明は電源電圧の制御と基板バイアス の制御の相乗効果を利用しており、ドレイン・ソース間 電圧が小さくなる状態と基板バイアスを深くする状態と が重複する期間が有れば、その範囲においてサブスレッ ショルドリーク電流低減の効果を得ることができる。各 状態へ移行する際の、電源電圧値の変化させるタイミン グと基板バイアス値の変化させるタイミングについて は、どちらを先に変化させてもよい。

【0044】留意点としては、各状態へ移行させること で、回路100が誤作動しないようにすることが望まし い。たとえば、回路100の動作が完全に停止してから各 状態へ移行させるという制御も有効である。移行中は電 源電圧や基板バイアス値が変化するため、回路100の遅 延特性等も変化する。回路100の動作マージンがそれら の電圧変動に対して十分に余裕があるのであれば、回路 100を動作させたまま各状態へ遷移させることが可能で あるが、通常は動作中に各状態に遷移させることは誤作 動のもととなるおそれがある。

【0045】また、回路100の動作がアクティブ時の電

19

は、スタンバイ状態からアクティブ状態に遷移したとき に回路100を動作し始めるのは、電源電圧値と基板バイ アス値がアクティブ状態の値に確定したことを検出して からにする必要がある。この検出は各電圧値をモニタし てもよいし、タイマ等で各電圧値が所定の電圧になるま での時間だけ待つという方法でもよい。いずれの方法に よっても、回路100の誤作動を防ぐことができる。

【0046】図2は本発明のより具体的な実施例であ る。ここでは例として、回路CXTOは高電圧系回路ブロッ クCKT1と低電圧系回路ブロックCKT2とを含む。高電圧系 10 回路ブロックCKT1と低電圧系回路ブロックCKT2とではア クティブ時の動作電圧が異なる。また、低電圧系回路CK T2を構成するMOSトランジスタの基板バイアス電位のみ を制御できるように構成し、高電圧系回路CKT1を構成す るMOSトランジスタの基板バイアス電位は制御しない。 【0047】vddq、vddは電源電圧で、アクティブ時に はここに3.3Vおよび1.8Vが印加される。vssは接地電 位、vbpqはスタンバイ時にPMOSの基板バイアスに印加す る電圧を与える電源電圧で、特に限定しないが、ここで はvddgと同様に3.3Vである。vbpはPMOSの基板バイアス 電位、vbnはNMDSの基板バイアス電位である。STBC1はMD Sトランジスタで構成された回路CKT2の基板バイアスを 制御する基板バイアス制御回路、BAT1は電池、DC1、DC2 はDC-DCコンバータ、STBC2はスタンバイ制御回路、D10 ~D14はダイオードである。

【0048】まず図2の電源系について説明する。基板 バイアス制御回路STBC1にはスタンバイ時の基板バイア ス電位を発生させるための電源vbpqがDC-DCコンバータD C1より電池BAT1から昇圧されて供給されている。その電 位はvddqの電位と同じ3.3Vである。また、高電圧系回路 30 CKT1は3.3Vで動作する回路からなっており、vddq端子より給電されている。さらに、低電圧系回路CKT2の電源は vdd端子から供給され、vdd端子にはDC-DCコンバータDC1で昇圧された3.3Vの電源 (V10) がDC-DCコンバータDC2で降圧されたのち、ダイオードD10を通して供給されている。DC-DCコンバータDC2の降圧電位はvddの値が1.8V になるように設定されている。DC-DCコンバータDC2とダイオードD10からなるパスと並列にダイオードD11~D14 からなるパスが接続されている。

【0049】つぎに基板バイアス系について説明する。 回路CKT2中のMCSトランジスタの基板バイアスvbp、vbn は、基板バイアス制御回路STBC1により制御されてい る。なお、高電圧系回路CKT1および基板バイアス制御回 路STBC1中のMCSトランジスタの基板バイアスの値は特に 限定しない。

【0050】なお、図2には上記した電源系および基板 バイアス系の信号以外の信号配線等は特に記述していな いが、その構成は特に限定しない。

【0051】図3は、図2の実施例の回路のアクティブ GIDL電流が流れないことによっても、スタンバイも時およびスタンバイ時での制御方式を示す。回路CKT2が 50 においてはリーク電流の削減が可能になっている。

アクティブ状態の時には回路CKT2の電源端子vdはC1.8V を供給する。1.8Vの給電はDC-DCコンバータDC2で発生した電圧をダイオードDC10で降圧した後に給電することで行う。ダイオードー個分の電圧降下Vfは約0.6Vである。したがって、3つのダイオードD11~D14の電圧降下は2.4 Vとなり、V11の電位が1.8VになるようにDC-DCコンバータDC2が動作すればダイオードD11~D14はオフ状態となる。一方、回路CKT2を構成するMOSトランジスタの基板バイアスvbp、vbnには、基板バイアス制御回路STBC1によりそれぞれ1.8VおよびOVが印加される。

【0052】回路CKT2がスタンバイ状態1の時には、回路CKT2の電源端子vddにアクティブ状態と同様に1.8Vを供給する。一方、回路CKT2を構成するMDSトランジスタの基板バイアスvbp、vbnには、基板バイアス制御回路STBC1によりそれぞれ3.3Vおよび-1.5Vが印加される。基板バイアス効果により回路CKT2を構成しているMDSトランジスタのしきい値電圧が高くなるため、回路CKT2のサブスレッショルドリーク電流による消費電力増加を抑えることができる。

- 20 【0053】また、回路CKT2がスタンバイ状態2の時には、スタンバイ制御回路STBC2がDC-DCコンバータDC2をオフさせ、ダイオードD10を通した1.8Vの給電を停止させる。これによりV11の電位が低下するが、ダイオードD11~D14からなるパスがオンすることでV11の電位は0.9V(=3.3V-0.6V×4)以下には下がらない。結果的には、CKT2の電源端子vddには0.9Vが供給される。一方、回路CKT2を構成するMOSトランジスタの基板バイアスvbp、vbnには、スタンバイ状態1の時と同様に基板バイアス制御回路によりそれぞれ3.3Vおよび-1.5Vが印加される。
 - 【0054】先に記述したように、ゲート長(lg)が短い MOSトランジスタのサブスレッショルドリーク電流は、 (1)ゲート電圧だけではなくドレイン電圧に対しても指 数関数的に変化する。

(2)基板バイアスを深くすると、上記ドレイン電圧依存性が大きくなる。

という、いわゆるDIBL (Drain Induced Barrier Lowering) による特徴を示す。

【0055】ここで、図3のスタンバイ状態2では、 (1)スタンバイ状態1と比較して、回路CXT2中のMOSトラ 40 ンジスタのドレイン電圧が低くなっている。

(2)PMOSの基板バイアス電位が、スタンバイ状態1では 1.5V(=3.3V-1.8V)であるのに対し、2.4V(=3.3V-0.9V) となる。

【0056】スタンバイ状態2では、上記(1)および(2) によりDIBL現象の効果が大きくなり、スタンバイ状態2ではスタンバイ状態1よりもサブスレッショルドリーク電流による回路CKT2の消費電力増加を抑えることができる。また、図19に示すようにトランジスタのオフ時にGIDL電流が流れないことによっても、スタンバイ状態2にないてはリーク野菜の削減が可能になっている

【0057】図4は他の実施例を示している。図3ではスタンバイ状態2での基板バイアス電位vbp、vbnの値はスタンバイ状態1と同じ値に制御しているのに対して、図4のスタンバイ状態3ではNMCSの基板バイアス電位vbnをスタンバイ状態2の値(-1.5V)よりも深い値(-2.4V)になるように制御した実施例である。この制御は基板バイアス制御回路STBCIがvdd電位とvbpq電位をモニタして基板バイアス電位vbp、vbnを発生するように設計すれば実現できる。このようにすることで、図4のスタンバイ状態3では図3のスタンバイ状態2のときよりも、より深い基板バイアスが印加される。ここで、図4のスタンバイ状態3では、

(1)スタンバイ状態1と比較して、回路CRT2中のMOSトランジスタのドレイン電圧が低くなっている。

【0058】(2)PMOSの基板バイアス電位が、スタンバイ状態1では1.5V(=3.3V-1.8V)であるのに対じ、2.4V(=3.3V-0.9V)となり、さらにNMOSの基板バイアス電位が、スタンバイ状態1では-1.5Vであるのに対し、-2.4Vとなる。

【0059】スタンバイ状態3では、上記(1)および(2) 20 により、図3のスタンバイ状態2よりもさらにサブスレッショルドリーク電流による回路CKT2の消費電力増加を抑えることができる。

【0060】特に、スタンバイ状態3においては、上記(2)のように回路CKT2中のMOSトランジスタにはスタンバイ状態1の時よりも深い基板バイアスが印加されているが、MOSトランジスタのドレイン・ウェルあるいはウェル・ウェル間の電圧は、電源電圧vddが減少しているためにスタンバイ状態1の時と同じである。したがって、この深い基板バイアスの印加によってMOSトランジスタのドレイン・ウェルあるいはウェル・ウェル間に大きな電位差を生じさせることがない。これにより、pn接合に流れる接合リークを増加させることなく基板バイアスを深く印加できるという効果がある。

【0061】図2で回路CKT1は、回路CKT0が回路CKT0の外部に設置されている他のデバイスとの間で信号のやり取りをするときに使用するI/0回路として使用するのが好適である。I/0電圧は外部デバイスとの間で取り決められたある範囲内の値にする必要があるため、I/0電圧はvdd電圧がスタンバイ状態2あるいはスタンバイ状態3で変化した場合でもある決まった値でないと不都合が生じる。vddq電圧3.3Vは、上記スタンバイ状態2あるいはスタンバイ状態3の時でも電圧値が変化しないため、I/0回路の電源電圧として使用できる。

【0062】以上のように本発明では、スタンバイ時に 基板バイアスをアクティブ時よりも深く印加し、さらに その回路に供給する電源電圧を低くする。従来例のよう に単に基板バイアスをスタンバイ時に印加したのと比較 すると、前記DIBL現象による効果によりサブスレッショ ルドリーク電流を大幅に現象させることができる。さら 50

に、MDSトランジスタのドレイン・ウェルあるいはウェル・ウェル間のpn接合の電位差をあまり大きくしないで(pn接合リークを大きくしないで)基板バイアスを従来方式と比較して深くできる。また、基板バイアス効果によりしきい値電圧を高くしてサブスレッショルドリーク電流を低減できるのに加えて、この深い基板バイアスによりさらに上記DIBL現象によるサブスレッショルドリーク電流減少効果を大きくできる。また、GIDL電流によるリーク電流の増大も抑制できる。

22

10 【0063】電源電圧を低くしたときの基板バイアス値 については、その値は特に限定しない。電源電圧が低く なるスタンバイ状態の時に、アクティブ状態の時よりも 深く基板バイアスが印加されていればよい。

【0064】スタンバイ時に電源電圧を低くする時の電源電圧値については、その電源電圧が印加される回路内のメモリ回路(ラッチやSRAMあるいはレジスタ等の情報を記憶している回路)の記憶内容が消去されない電源電圧値であればよい。あるいは、ソフトエラーに対して十分な耐性がある電圧値であればよい。電源電圧値があまり低くなると上記記憶内容の保持が難しくなるため、図1や図2の実施例では0.9Vに設定した。この最低電圧値は回路を構成するMOSトランジスタのしきい値電圧にも依存するため、ここでは特に限定しない。

【0065】メモリ回路に記憶されている内容が保持できる電源電圧値に設定することで、スタンバイ状態2やスタンバイ状態3からアクティブ状態に移行したときに、スタンバイ状態に移行するまえの状態に完全に復帰することができる。スタンバイ状態とアクティブ状態の遷移時間を短くすることができる。

30 【0066】またさらに、スタンバイ状態2あるいはスタンバイ状態3の状態では、サブスレッショルドリーク電流あるいはm接合リーク電流(GIDL電流を含む)が小さいので、電源vddに流れる電流値によって回路CKTOの半導体集積回路装置の選別を行うIDDQテストが容易にできるという特徴がある。なお、pn接合リーク電流の影響を解決する別の方法として、IDDQテストに伴う電源電流測定を、電源電流の測定と同時に基板に流れる基板電流を測定して演算により算出する方法も考えられるが、以下に示す本発明の手法で行えば、より簡単にIDDQテストが40 実現できる。

【0067】IDDQテストとは、トランジスタがスイッチングをしていない静止時にチップの電源電流を測って、故障の有無を検出するテスト手法である。故障がなければ、静止時には僅かな電流がながれるだけである。故障があると、大きな電流が流れる。LSIのテスト手法として主流の機能テスト(Function test)に比べると、少ないテストパターンで多くの故障を検出できるという特徴をもつ。しかし発明者により、従来のIDDQテストには以下のような問題があることが分かった。

【0068】(A) 低しきい値トランジスタで構成された

LSIでは、トランジスタがスイッチングをしていない静止時にもサブスレッショルドリーク電流によるリーク電流が流れるため、故障に伴う電流と上記サブスレッショルドリーク電流によるリーク電流の区別がつかなくなり、IDDQテストが困難になる。一方、IDDQテスト時に基板バイアスを印加して上記サブスレッショルドリーク電流によるリーク電流を削減する手法では、今度は上記を接合リーク電流(GIDL電流を含む)によってIDDQテストが困難になる。

【0069】(B) 機能テストと比較して、IDDQ電流の測 10 定に時間を要するためにテストコストが増加する。

【0070】(A)の問題は、IDDQテストで電流を測定するときに本発明のスタンパイ状態2あるいはスタンパイ状態3の状態で測定する(以下、本発明のIDDQ電流測定方法と呼ぶ)ことで解決できる。この方法により、故障している場合に電源vddに流れる電流と、正常な場合に電源vddに流れる電流との比が大きくなるため、故障検出が容易になる。

【0071】一方、エージングは、チップに通常よりも高い電圧あるいは時には低い電圧を印加し、チップに対 20 して過酷な条件を課して初期不良をあぶりだすことである。エージングの際の温度条件等については特にここでは限定しない。また、チップを動作させてエージングを行う方法と、動作させないでエージングを行う方法があるが、ここでは特にこれも限定しない。また、エージングを加速テストあるいはバーンインと呼ばれるのとは、ここでは同一のものを意味するものとする。

【0072】さらに、エージング時に基板バイアスを印加する方法と印加しない方法があるが、とくにそれも限定しない。サブスレッショルドリーク電流は高温になれ 30 ば増加する傾向があるため、高温でエージングする場合にはサブスレッショルドリーク電流による熱暴走の危険性がある。そこで、基板バイアスを印加してエージングすればサブスレッショルドリーク電流を減少させることができ、熱暴走を防ぐことができる。

【0073】このエージングとIDDQテストの関係について、以下のような2種類の方法が選択できる。

【0074】(1)エージングを行った後にチップの電流 値を測定して不良選別を行う。

【0075】(2)エージングの前後でチップの電流値を 測定し、電流値の違いによって不良選別を行う。

【0076】(2)の方法では(1)の方法と比較してエージングによって潜在的不良の加速を検出しやすいという利点がある。一方、(1)の方法は一回の電流測定で不良選別が可能で、テスト時間を削減できるという利点がある。上記(1)(2)の両方の電流測定で本発明のIDDQ電流測定方法を用いることができる。

【0077】図16に(1)の手法について、そのフロー の一例をフローチャートで示す((2)の手法についても 同様に行うことができるので、ここでは説明を省略す 24

る)。まず、ステップ1601、1602で、電源電圧を通常動作電圧の1.8Vよりも高くしてエージングを行い、故障をあぶりだす。次にステップ1603、1604で、電源電圧を通常動作電圧よりも低くしてさらに基板バイアスを印加して電流測定を行う(本発明のIDDQ電流測定方法)。ステップ1605で、測定した電流値がある値よりも大きければ不良品として選別する。その後、良品のものはステップ1606、1607でチップに通常電源電圧を印加して、さらに基板バイアスを印加せずに機能テスト(Function test)を行う。その後ステップ1608でその機能テスト結果によって選別を行う。ステップ1601~1607の周囲温度等の環

って選別を行う。ステップ1601~1607の周囲温度等の環境については特に限定しない。 【0078】ここで、ステップ1602でのテストプログラ

ムの実行によって、チップの選別を行ってもよい。また、このテストプログラムの実行には、IDDQテストに先立つチップへのテストパターン入力を含んでもよい。ある種のスキャンを用いてテストパターンを入力する場合にもステップ1602でその入力を行うことができる。さらに、ステップ1606のチップの電源電圧はチップの動作電源電圧範囲の中で、ワースト条件(たとえばvd≠1.6 V)を選んでもよい。

【0079】さらにまた、例えばステップ1605で選別するためには、ある絶対値よりも大きな電流が流れた場合に故障と判断する手法でもよいが、半導体集積回路装置がある製造単位で製造されている場合にはその製造単位(例えばロットあるいはウェハ単位)内で統計をとり、製造単位内で統計的に標準値よりもずれた電流値(例えば3の以上ずれた電流値)を示したものを不良として判断すればよい。あるいは上記二つの方法の両方を用いて判断すればよい。リーク電流はMOSトランジスタのしきい値電圧がばらつくと大きく変化するため、製造単位で大きくばらつく。しかし、同じ製造単位内であれば比較的均一な特性を示すため、上記統計的な不良判定が有効になる。

【0080】IDDQテストの二つ目の問題点の(B)については、チップの電源電流を測定するICテスタ等の電流測定装置の改良によりある程度解決されるが、IDDQテストに先立って基板バイアスを変化させる場合には、基板を駆動するための時間が新たに必要である。基板電圧をそのチップ内部で発生させる場合(たとえば図1で、基板バイアス制御回路STBC1内に電圧発生回路がある場合)には、一般にチップ内の電圧発生回路の駆動能力は大きくないために、基板を所望の電圧まで駆動するのには比較的長い時間を要する。

【0081】この課題を解決するため、図17の実施例では基板バイアス用の電源をチップ外部からでも供給できるようにする。図17で、1700はチップを示している。このチップ1700は電源パッド1701、1702に加えて、基板パッド1703、1704を持っている。

50 【0082】電源パッド1701、1702は回路の電源場子

に、基板バッド1703、1704は回路を構成しているトランジスタの基板端子に、それぞれ接続されている。1706は特に必要ではないが、図2の基板バイアス制御回路STBC1に相当するもので、チップ内部にある基板バイアス制御回路である。1705はチップ中の回路の例であるが、ここでは簡単化のためにCMOSインバータの例を図示している。

【0083】IDDQテスト時にはチップ外部から電源パッド1701、1702に電圧を供給すると同時に、基板パッド1703、1704にも電圧を供給する。一般にチップ外部の装置(例えばICテスタなど)の電圧供給能力は高いため、短い時間で電源電圧と基板パイアスの値の両方の値を所望の値に安定させることができる。

【0084】なお、このチップをパッケージングする際には、電源パッドはパッケージのピンにポンディング等で接続される。基板パッド1703、1704はパッケージのピンにポンディング等で接続する必要は特にないが、例えばIDDQテストの前にチップをパッケージングして動作させる必要がある場合は接続すればよい。

【0085】その他の本発明の解決策としては、テスト 20 時に基板バイアスを高速に駆動できるように、チップ内に内蔵する電圧発生回路を構成する方法がある。具体的な一つの方法は、二種類以上の電圧発生回路を用意して、一方をIDDQテスト専用として用いる方法がある。その電圧発生回路の消費電力は気にならないことを利用して、高速に基板バイアスをある値に安定化できる回路構成にする。一方、チップの特機時電流を低減するために用いる電圧発生回路については低電力になるような構成にする。このように、用途によって電圧発生回路を使い分けることで前記問題点(B)を解決できる。もちろん、 30 一つの電圧発生回路で、複数の動作状態を持たせて、用途ごとに最適な動作仕様で動作するように構成してもよい。

【0086】以上で説明した本発明のIDDQ電流測定方法 を用いたIDDQテストを用いると、それと組み合わせる各 種テスト項目(エージングを含む)によって、様々な組 み合わせでチップのテストが可能である。しかし、本発 明では少なくともIDDQテスト時に電源電圧をチップの通 常動作時の電源電圧(通常電圧)よりも低くして、さら に基板バイアスをチップの通常動作時よりも深く印加し 40 る。 て電流測定を行えば、その組み合わせは特に限定しな い。またさらに、本発明のIDQ電流測定方法の際に、基 板バイアスはそのままで、電源電圧だけを通常電圧より も低くして、基板バイアスは印加しないで測定してもよ い。要はチップの選定テスト時に行うIDDQテスト時の電 流測定を、チップの電源間に流れるサブスレッショルド リーク電流やpn接合リーク電流 (GIDL電流を含む) が小 さくなるように、電源電圧値と基板バイアス値を調整す ればよい。

【0087】上記IDDQテスト時に電源電圧を低くする時 50 によってずれることを防ぐことができ、誤作動や消費電

の電源電圧値については、その電源電圧が印加されるチップ内のメモリ回路(ラッチやSRAMあるいはレジスタ等の情報を記憶している回路)の記憶内容が消去されない電源電圧値であればよい。一般には電源電圧値をあまり低くすると、上記記憶内容の保持が難しくなり、さらに回路の動作が不安定となってサブスレッショルドリーク電流以外の別の要因の電流が電源場子間に流れるおそれがある。この最低電圧値は回路を構成するMOSトランジスタのしきい値電圧にも依存するため、ここでは特に限定しない。故障を判別できるのであれば上記したメモリ回路の記憶内容が消去されない最低電圧よりもさらに低い電圧値でもよい。

26

【0088】また、チップの中には通常動作時に2種類以上の電源電圧で動作するものがあるが、それぞれの電源に対してIDDQテストを行う場合、すべての電源の電流を上記した本発明の種々の方法を用いて同時に測定してもよいし、1個づつあるいは数個づつ順番に測定してもよい。

【0089】またさらに、チップの中には定電流源回路 のような、通常動作時にも少量の電流が電源端子間に流 れる回路が含まれている場合がある(以下、これらの電 流を定常電流と呼ぶ)。その場合には、故障による電流 なのか定常電流なのかが区別できないために、IDDQテス トが正常に機能できない。その場合には、図18のよう にチップを構成すればよい。 図18で、1800はそのよう なチップを示す。回路群1801は上記した定常電流が流れ る回路群を、回路群1802は定常電流が流れない回路群を 示す。 電源パッド1803と1804とは回路群1801に接続さ れ、電源パッド1805と1806とは回路群1802に接続されて 30 いる。1807と1808は半導体スイッチである。図18では それぞれ一個づつのパットしかないが、これは図面を簡 単にするためで、特にそれぞれの数は限定しない。ま た、基板バイアス関連端子の接続は図1から図17まで と同様にできるため、ここでは省略する。

【0090】IDDQテスト時にはスイッチ1807と1808をオフし、電源パッド1805と1806を用いて本発明のIDDQ電流測定方法を行う(当然その時、電源パッド1803と1804にも所定の電圧を印加する)。定常電流が流れる回路1801の影響を受けずにチップ1800のIDDQテストが可能になる。

【0091】一方、これらのテスト時以外の時には電源パッド1804と1806とをスイッチ1808をオンさせて接続し、電源パッド1803と1805とをスイッチ1807をオンさせて接続する。スイッチ1807、1808を用いずに、チップ外で電源パッド1804と1806、及び電源パッド1803と1805をそれぞれボンディングで接続したり、プリント基板(PCB)上でそれらを接続してもよい。しかし、図18のようにチップ内部でスイッチを用いて低抵抗に接続した方が、回路1801と回路1802の電源電圧レベルがノイズ等によってざりることを防ぐことができ、製作動や消費電

力の増加を防ぐことができる。

【0092】スイッチ1807や1808の構成方法は特に限定 しないが、CMDSスイッチで構成してもよい。また、電源 パッド1803が正電源側(vdd)で、電源パッド1804が負電 源側(vss)であれば、スイッチ1807はPMDSで、スイッチ1 808はNMDSで構成するのがよい。それらのスイッチの制 **御方法も特に限定しない。**

【0093】図2ではDC-DCコンバータDC1で昇圧した電 圧をDC-DCコンバータDC2で降圧してvdd電圧として供給 している。これに対してDC-DCコンバータDC2は電池BAT1 10 からの電圧を直接降圧あるいは昇圧してvdd電圧を作る ようにしてもよい。この場合、電池BAT1からDC-DCコン バータ 1 段でvdd電圧が得られるため高効率な電圧変換 が可能である。

【0094】図13は図2とは異なる別の実施例であ る。BAT2は電池で、図2との違いはスタンバイ時のvdd への電源供給をDC-DCコンパータDC1からではなく、電池 BAT2から行っている点である。スタンバイ時には電池BA T1とは別の電池から回路CKTOの電源が供給される。電池 の開路電圧のより小さい電池を電池BAT2に使用すること ができる。電池BAT2は特に限定しないが、ニッケル水素 電池やニッケルカドニウム電池がその開路電圧から好適 である。

【0095】本発明のスタンバイ状態2あるいはスタン バイ状態3の実現手段については、図2や図13の構成 に限定しない。たとえば図2のDC-DCコンバータDC2とダ イオードD10からなるパスと、ダイオードD11~D14から なるバスを用いた電源電圧の切り替え方法については、 DC-DCコンバータDC2に出力電圧切り替え機能を持たせれ ば同様のことが実現できる。

【0096】図14にこの実施例を示す。図14では図 13に示したダイオードスイッチの代わりに電源切り替 え器PSWを用いている。電源切り替え器PSWはVinの電圧 がある基準電圧よりも高い時にはVinとVoutをショート させる。また、ある基準値よりも小さい時にはVbatとVo utをショートさせる。この方法によって電源の切り替え をダイオードスイッチを使用した場合と同様に自動的に 行うことが可能になる。

【0097】図14(B)は電源切り替え器PSWの実施例で ある。301はコンパレータ、302は基準電圧発生器、305 と306はインバータ、307と310はPMOSトランジスタ、308 と309はダイオードである。Vinの電圧値と基準電圧発生 器302の出力とがコンパレータ301で比較され、比較結果 を304に出力している。この比較結果によりPMOSトラン ジスタ307と310のどちらかをオンする。ダイオード30 8、309はPMDSトランジスタの電流駆動能力以上の電流が 流れたときのバイパスとして使用されている。PMDSトラー ンジスタは電流駆動能力が必要になるため、プロセス的 に使用可能であればバイボーラトランジスタを使用して もよい。ダイオードスイッチを用いた図2の方法ではダ 50 できる。また当然、回路CXTO内にあってもvddとは別系

28 イオードの電圧ドロップVfが問題となるが、図14の方 式ではこの問題が生じない。

【0098】図15はさらに別の実施例である。ここで は電池はBAT1とBAT3の二つで構成され、アクティブ時に は電池BAT1が使用され、スタンバイ時には電池BAT3が使 用される。また、回路CKTOにはスタンバイ時の回路CKT2 の電源電圧を発生する電源回路320が内蔵されている。 電源回路320はオペアンプ322とPMDSトランジスタ323お よび基準電圧発生器321によって構成されている。ここ では基準電圧発生器321の出力電圧は0.9Vである。324は vdd電位モニタで、vddが0.9V以上であれば電源回路320 の動作がオフされ、0.9V以上であれば電源回路320の動 作がオンされる。電源切り替え器PSWは図14(B)に示し たものである。

【0099】図15では図2と比較するとスタンバイ制 御回路STBC2がなく、DC-DCコンバータDC1からの電源供 給によってスタンバイ制御を行っている。すなわち、ア クティブ状態では、電池BAT1からの電源がDC-DCコンバ ータDC1によって昇圧あるいは降圧されて3.3Vに安定化 された後に、電源切り替え器PSWを通ってvddqおよびvbp qに供給される。また、DC-DCコンバータDC1の出力はDC-DCコンバータDC2にも入力され、そこで1.8Vに降圧され てvddとして回路CKTOに供給される。vdd電位モニタ324 はvddの電位をモニタし、vddが0.9V以上であるため電源 回路320はオフされている。 一方、スタンバイ状態で は、DC-DCコンバータDCIからの電源供給が停止される。 これにより、電源切り替え器PSWは電池BAT3の出力Vbat とVoutをショートし、vddqおよびvdpqに電池BAT3の電源 が供給される。また、DC-DCコンバータDC2には電源が供 30 給されなくなるため、DC-DCコンバータDC2によるvddへ の電源供給が無くなる。vdd電位モニタ324はvddの電位 をモニタし、vddが0.9V以下になるために電源回路320を オンする。これによってvddには基準電圧発生器321の出 力電圧と同じ電位0.9VがPMOSトランジスタ323から供給 される。電池BAT3には特に限定しないが、リチウム電池 がその開路電圧およびエネルギー密度から好適である。 【0100】電源回路320はコイル等を必要としないた めに集積回路化しやすい。回路CKTOを一つの半導体チッ プとすれば、回路CKTO以外にスタンバイ時に使用するた 40 めの特別な電源回路が必要ないという利点がある。ま た、図14と同様に、ダイオードスイッチを用いた図2 の方法と比較すると、ダイオードの電圧ドロップVfの同 題がないという利点がある。

【0101】図2、図14において、スタンバイ制御回 路STBC2は回路CKT0の外に記述されているが、回路CKT0 内に設けてもよい。その場合、回路CKTOからの信号によ って自らの電源電圧を変化させることになる。また、回 路CKT1内に内蔵してもよい。回路CKT1の電源電位はvdd 電位ほど変動しないため、回路CKT1の回路設計が容易に 統の電源がスタンバイ制御回路STBC2に供給されていて もよい。

【0102】以上、図2、図13、図14、図15で示した実施例以外にも種々の構成が取り得る。以下、図2の構成を元に他の実施例を示すが、基板バイアスをアクティブ時よりも深く印加し、さらにその回路に供給する電源電圧を低くするという電力低減モードを備えてスタンバイ時の低電力化が実現できれば特にその構成は限定しない。

【0103】図6は図2の回路CKT2を、スタンバイ状態 10 で電源をオフにすると回路内に保持されている情報が消去されて電源電圧の復元によってアクティブ状態に移行するのに支障がある回路CKT3と、そうではない回路CKT4 に分離した場合の実施例である。

【0104】スタンバイ時には、電源を消去しても支障がない回路CKT4には電源スイッチSknを介して電源vddcが供給されている。電源スイッチSknはスタンバイ制御回路STBC2によって制御されており、スタンバイ時には電源スイッチSknをオフにすることで回路CKT4の電源供給が遮断される。これにより回路CKT4に流れるサブスレ 20ッショルドリーク電流による電力消費を削減できる。

【0105】スタンバイ時に回路CKT3の電源をオフした時、通電されている回路CKT3が誤作動しないように回路CKT3と回路CKT4間でのインターフェースに出力固定回路や入力固定回路が必要であるが、NANDやNORといったCMOS回路を使用すれば簡単に実現できるのでここでは省略している。

【0106】スタンバイ時のサブスレッショルドリーク 電流を、本発明の図1の方法を用いて削減し、さらに図 6の方式のように電源を切っても支障がない回路の電源 30 を切るという方法を組み合わせることで、システム全体 としてより低電力化が達成できる。

【0107】図7は図6の電源スイッチSN1を回路CKTO内に設けた場合の実施例である。STBC2はスタンバイ電源制御回路で、回路CKT4の電源電圧vdd_vおよびvss_vを制御する。スタンバイ状態では回路CKT4の電源電圧vdd_vおよびvss_vに例えば1.0Vおよび0.8Vが印加されるようにする。0.2Vの電位差しか回路CKT4には供給されないため回路CKT4内に記憶された情報は記憶されないが、回路CKT4内に流れるサブスレッショルドリーク電流を大幅に40低減できる。もちろん、図6の場合と同様にvdd_v、vss_vに0.9Vを印加して電源を完全に連断してもよい。

【0108】図8は回路CKT4およびスタンバイ電源制御回路STBC2の実現方法の実施例を示したものである。nce ll1~ncellnはCMOS論理回路であり、その基板バイアスはvbpおよびvbnに接続されている。また、それぞれのセルの電源端子は仮想電源vdd_vおよびvss_vに接続されている。CMOS論理回路(標準セル)ncellの一つまたはそれらの組合せが回路CKT4に相当し、またスイッチセル

STBC2の一部を構成する。

【0109】スイッチセルswcellにおいて、PMOS基板バイアスvbpおよびNMOS基板バイアスvbnはそれぞれMOSトランジスタMP1およびMN1を介して電源vddおよびvssに接続されている。したがって、PMOS基板制御信号cbpおよびNMOS基板制御信号cbnがそれぞれ、L'および、H'のときには基板バイアスvbp、vbnには電源電位が印加されることになる。また、PMOS基板制御信号cbpおよびNMOS基板制御信号cbnがそれぞれ、H'および、L'のときには、図8に示されていない外部の回路からvbpおよびvbn電位が供給される。

30

【0110】一方、仮想電源vdd_vおよびvss_vは、それぞれMOSトランジスタMP2およびMN2を介して電源vddおよびvssに接続されている。したがって、電源切換信号pwswが'H'の時には仮想電源vdd_vおよびvss_vはそれぞれ電源vddおよびvssに接続されることになる。また、電源切換信号pwswが'L'の時には仮想電源vdd_vおよびvss_vはハイインピーダンス状態となり、その電位は仮想電源vdd_vおよびvss_v間に接続されている回路のリーク電流等により決定される値となる。

【0111】図8でCP1とCP2は電源電圧変動を少なくするために用いているいわゆるバイパスコンデンサであるが、特に無くてもよいが、バイパスコンデンサCP1はvdd_vおよびvss_vのAC的なインピーダンスを下げるのに効果的である。

【0112】図9は動作波形の実施例を示している。アクティブ状態ではPMOS基板制御信号cbpおよびNMOS基板制御信号cbnはそれぞれのV、1.8Vとなり、基板バイアスVbp、vbnは電源電位1.8VおよびOVが印加される。このとき、電源切換信号pwswは1.8Vで仮想電源vdd_vおよびvss_vにはそれぞれ電源1.8VおよびOVが供給される。

【0113】スタンバイ状態4ではPMOS基板制御信号cbpおよびNMOS基板制御信号cbnには3.3Vおよび-1.5Vが印加され、vbpおよびvbnにはそれぞれ3.3Vおよび-1.5Vが印加される。標準セルncell1~ncellnの回路中のMOSトランジスタの基板バイアスは深くなり、基板バイアス効果によりしきい値が高くなってサブスレッショルドリーク電流が低減できる。

【0114】スタンバイ状態5ではスタンバイ状態4の 状態に加えて、電源切換信号pwswが0Vになる。これによ り、仮想電源vdd_vおよびvss_vは電源vddおよびvssから 切り放される。それにより、仮想電源vdd_vおよびvss_v の電位はリーク等によって決まるある値(ここでは1.0V および0.8V)になる。標準セルncell1~ncellnの回路中 のMDSトランジスタの基板バイアスは深くなり、基板バ イアス効果によりしきい値が高くなるのに加え、DIBL現 象によってncell1~ncellnの回路中のMDSトランジスタ のしきい値はかなり高くなる。これによりサブスレッショルドリーク電流が大幅に低減できる。

(電源電圧制御手段) swcellはスタンバイ電源制御回路 50 【0115】MOSトランジスタWP1、WP2、WN1、WN2のし

きい値電圧については、特に限定しないが、低しきい値に設定するとリーク電流が流れるために全体として低電力化が図り難くなる。そのため高しきい値のMOSトランジスタを使用するのがよい。ただし、MOSトランジスタMP2はよびMV2についてはスタンバイ時にはその基板バイアスが深く印加されるため、MP2とMV2のしきい値電圧は高くなる。したがって、MOSトランジスタMP2、MV2には低しきい値MOSトランジスタを使用できる。

31

【0116】MOSトランジスタの酸化膜厚については、スタンバイ時に高電圧がゲート・ソースあるいはゲート・ドレイン間に印加されるため、MOSトランジスタMP1およびMN1の酸化膜は標準セルncell1中のMOSトランジスタの酸化膜よりも厚くする必要がある。一方、MOSトランジスタWP2およびMN2の酸化膜については、ゲート・ソースあるいはゲート・ドレイン間に高電圧が印加されることがないため、標準セルncell1中のMOSトランジスタの酸化膜と同じ酸化膜厚でよい。

【0117】図8のスイッチセルswcell1を多数設ける ことで、アクティブ時に基板バイアスvbpおよびvbnと仮 想電源vdd_vおよびvss_vをそれぞれ低インピーダンスに 20 電源vdd_vssに接続できる。

【0118】図10および図11はスイッチセルswcell 1の配置方法の実施例である。仮想電源vdd_vおよびvss_vdncell1~ncellnにとって電源線となるため、高速動作のためにはそのインピーダンスは出来るだけ小さくする必要がある。スイッチセルswcell1を多数配置すればそれだけ低インピーダンスとなるが、数には限りがあり、さらに多数のswcell1の配置は面積増加を招く。

【0119】図10は効率的なスイッチセルswcell1の配置方法を示したものである。図10では処理される信 30号の流れが図に示すX方向であるものとする。図10でncell2とncell5あるいはncell1とncell4は同時に動作するが、ncell2とncell1およびncell5とncell4は同時には動作しない。したがって、一本の仮想電源vdd_vおよびvss_vに接続された回路の中で同時に動作する回路数は少なくなる。

【0120】図11は他の例を示す。図11では処理される信号の流れが図に示すY方向であるものとする。図11でncell2とncell3あるいはncell4とncell5は同時に動作する可能性が高い。したがって、一本の仮想電源vd40d_vおよびvss_vに接続されたOMOS回路が同時に多数動作する。

【0121】一本の仮想電源に接続された回路が同時に多数動作しないように信号の流れの方向と仮想電源の方向を平行になるように設計することで、仮想電源に流れる電流ピークを抑えることができる。電流ピークが低くなると同じ電源インピーダンスの場合には発生する電源バンプの量を減らせることになるため、実効的には仮想電源を低インピーダンスにしたことと等価になる。この観点からは図11は図10よりも非効率的なswcell1の

配置方法といえる。

【0122】図10の電源ネットと信号の流れの設計は、たとえばデータパスの設計で容易に実現できる。データパスの信号の流れは規則的であるため、容易に仮想電源とを平行になるように設計できる。

【0123】図12は電源配線vdd,vss、基板バイアス 制御線vbp,vbn,cbp,cbn及び電源切換線pwswのレイアウ ト例である。図の横方向にはM1(第1層メタル配線) で配線されたvdd,vss,vbp,vbnが平行に配線されてい

る。縦方向にはM2 (第2層メタル配線)で配線された vdd, vss, vbp, vbn, cbp, cbn, pwswがswcell上を配線されて おり、M1とM2との交点で、それぞれvdd, vss, vbp, vb nがメッシュ状に接続されている。データバスの信号の 流れを図のSignal flowの矢印方向にすることで、一本 の仮想電源に接続された回路の同時動作数を抑えることができる。図中の符号は図11以前に示したものと同様 のものを示す。

[0124]

【発明の効果】本発明の方法の主な効果は以下の通りで 20 ある。

【0125】(1) 基板バイアス効果とDIA 現象によるしきい値電圧の変化により、スタンバイ状態でのサブスレッショルドリーク電流による消費電力増加を抑えることができる。

【0126】(2)MOSトランジスタのドレイン・ウェルあるいはウェル・ウェル間の電圧を大きくすることなく、 実効的に深い基板バイアスをMOSトランジスタに印加することができる。

【図面の簡単な説明】

【図1】本発明のもっとも基本的な実施例を示す図である。

【図2】本発明のより具体的な実施例を示す図である。

【図3】図2の制御波形を示す図である。

【図4】図3とは異なる制御例を示す図である。

【図5】従来例を示す図である。

【図6】図2の実施例に、電源電圧制御手段を具備した場合の実施例を示す図である。

【図7】電源電圧制御手段の図6とは異なる別の実施例を示す図である。

0 【図8】電源電圧制御手段のより具体的な実施例を示す 図である。

【図9】図8の制御波形を示す図である。

【図10】図8のswcell1の効率的な配置方法の実施例を示す図である。

【図11】図8のswcell1の非効率的な配置方法の実施例を示す図である。

【図12】データパス回路に図8の実施例を適用した場合のレイアウト例を示す図である。

【図13】電源電圧制御手段の図6とは異なる別の実施 50 例を示す図である。 【図14】電源電圧制御手段の図6とは異なる別の実施例を示す図である。

【図15】電源電圧制御手段の図6とは異なる別の実施 例を示す図である。

【図16】本発明のチップのテストシーケンスの実施例を示す図である。

【図17】本発明のチップ端子構造の実施例を示す図である。

【図18】本発明のチップ電源端子構造の実施例を示す 図である。

【図19】酸化膜厚の薄いMOSトランジスタのドレイン。

電流(Id)のゲート電圧(Vss)依存性を示す図である。 【符号の説明】

vbp·····PMDS基板バイアス電位、

vbn-····NMOS基板バイアス電位、

STBC1……基板バイアス制御回路、

STBC2……スタンバイ制御回路、

DC1、DC2·····DC-DCコンバータ、

BAT1、BAT2、BAT3······電池、

D10、D11、D12、D13、D14……ダイオード、


10 swcell、swcell1、swcell2······電源電圧制御手段。

【図1】


| 103 | 102 | 102 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 103 | 10

【図3】


(B)





【図2】





【図4】















【図18】

1801 1803 1804 1802 1806

【図19】

19



	(A) stak	vpp (A)
(A)	1.8	D
(B)	1.8	-1.5
(C)	1.8	-2.3
(C) (D)	1.0	-23

フロントページの続き

(51) Int. Cl.⁷

識混号

H03K 19/00

FΙ

テーマコード(参考)

(72)発明者 成田 進

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F038 BB10 BE09 BG06 BG09 CA01

CDO2 CDO4 CD14 CD15 DF01

DF05 DF08 DF14 DF16 DT02

DT04 DT09 DT10 EZ20

5F048 AAOO ABO1 ABO3 ACO3

5J056 AA00 BB40 BB49 CC00 DD13

DD29 DD55 JJ05